CPU基礎知識大全詳解有哪些？CPU在電腦中是最核心關鍵的硬件之一，相當于人的大腦，決定了電腦運算能力，因此CPU的選擇至關重要。下面就讓小編帶你去看看CPU基礎知識大全詳解，希望對你有所幫助吧!

程序員必須了解的CPU知識 - 科普篇

1導讀

對于一名程序員來說，無論你使用的是什么語言，代碼最終都會交給CPU來執(zhí)行。所以了解CPU相關的知識一方面屬于程序員的內功，另一方面也可以幫助你在日常編寫代碼時寫出更加高效的代碼

本文不打算對CPU進行深入探究，相反是以簡單的語言來幫助大家了解CPU的工作原理以及不得不提到的CPU緩存相關知識，其中晦澀的內容我會通過配圖來幫助大家理解，最后會以幾個例子來幫助大家更直觀的感受到CPU緩存帶來的性能影響

2CPU基礎知識

CPU即Central Processing Unit(中央處理器)，是我們的代碼打交道最多的硬件之一，要想讓一個CPU工作，就必須給它提供指令和數據，而這里的指令和數據一般就放在我們的內存當中。其中指令就是由我們平常編寫的代碼翻譯而來，數據也是我們代碼中需要用到的數據(例如一個int值、一串字符串等等)

以C語言為例，從我們開始編寫到運行的生命周期可以粗略的用下圖表示：

大致分為以下幾個步驟

我們日常中使用編輯器或者IDE敲入代碼

代碼編寫完成后使用編譯和鏈接工具生成可以被執(zhí)行的程序，也就是機器語言(指令的集合)

當程序被運行時，整個程序(包括指令和數據)會被完整的載入到內存當中

CPU不停的向內存讀取該程序的指令執(zhí)行直到程序結束

通過上述第4步我們知道，CPU自身是沒有保存我們的程序的，需要不停的向內存讀取

那么有個問題是CPU是如何向內存讀取的呢?

這里其實存在一個“總線”的概念，即CPU會通過地址總線、控制總線、數據總線來與我們的內存進行交互。其中地址總線的作用是尋址，即CPU告訴內存需要哪一個內存地址上的數據;控制總線的作用是對外部組件的控制，例如CPU希望從內存讀取數據則會在控制總線上發(fā)一個“讀信號”，如果希望往內存中寫一個數據則會發(fā)一個“寫信號”;而數據總線的作用顧名思義就是用來傳輸數據本身的了

例如CPU需要希望從內存中讀一條數據，那么整個過程為：

到這里我們已經知道了CPU在執(zhí)行我們程序的過程中會不斷的與內存交互，讀取需要的指令和數據或者寫入相關的數據。這個過程是非常非常快的，一般CPU與內存交互一次需要200個時鐘周期左右，而現代的處理器單個時鐘周期一般都短于1納秒(1秒 = 十億納秒)

但我們的前輩們仍然對這個速度不滿足，所以又對CPU設計了一套緩存系統來加速對內存中數據的讀取

3CPU緩存

現代CPU通常設計三級緩存(L1、L2、L3)，其中L1、L2緩存是每個CPU核心獨享的，L3緩存是所有CPU核心共享的，而L1緩存又分為數據緩存和指令緩存

我們的數據就從內存先到L3緩存中，再到L2緩存中，再到L1緩存中，最后再到CPU寄存器中

按照大小來看，通常L1 < L2 < L3 < 內存 < 磁盤，如果你手邊有一臺Linu__機器的話，可以通過下面的命令查看CPU各級緩存的大小

以我手上這臺服務器為例，L1指令緩存大小為32K、數據緩存大小為32K，L2緩存大小為1MB，L3緩存大小為35.75MB

按照速度來看，通常L1 > L2 > L3 > 內存 > 磁盤，以時鐘周期為計量單位

L1緩存：約 4 個CPU時鐘周期

L2緩存：約 10 個CPU時鐘周期

L3緩存：約 40 個CPU時鐘周期

內存：約 200 個CPU時鐘周期

也就意味著如果能命中緩存，我們程序的執(zhí)行速度至少提升5倍左右，如果能命中L1緩存則提升50倍左右，這已經屬于相當大的性能提升了

有了緩存系統后，CPU就不必要每條指令或數據都讀一次了，可以一次性讀取若干條指令或數據然后放到緩存里供以后查詢，因為根據局部性原理，CPU訪問內存時，無論是讀取指令還是數據，所訪問的內存單元都趨于聚集在一個較小的連續(xù)區(qū)域中，所以一次性讀取一塊連續(xù)的內存有利于后續(xù)的緩存命中

現實中，CPU通常情況下每次的讀取內存時都會一次性讀取內存中連續(xù)的64個字節(jié)，這個連續(xù)的64字節(jié)術語就叫做Cache Line(緩存行)，所以每一級CPU緩存就像下面這樣

如果你手邊有一臺Linu__機器的話，可以通過下面的命令查看你的機器使用的CPU的Cache Line大小是多少

對于我的服務器來說，L1緩存就有 32KB / 64B = 512 個Cache Line

到這里，我們已經知道了CPU緩存的工作原理和加載方式，這里實際上還遺留了兩個話題沒有講，一個是如何組織每一級的 Cache Line(例如 L1 的 512 個Cache Line)來提升訪問的命中率;另一個更加復雜一點，在現代CPU都是多核的場景下如何保證數據的一致性，因為每個核都有自己的L1和L2緩存，那么如果核心1修改的時候只修改了緩存的數據而沒有修改內存中的數據，其他核心讀到的就是舊數據了，如何解決這一問題?

由于本篇文章只是期望對CPU知識進行一個科普，不希望對于小白來說一次性接觸大量的新內容，所以這兩個問題我準備在后面的另外兩篇再進行更細致的討論

4性能對比

下面以幾個實際的例子來加深大家對Cache Line如何影響程序性能的理解

示例一

我們假設有一個5000萬長度的int數組，接著把這個數組的其中一些元素乘以2，考慮下面這兩份代碼

直覺上代碼一比代碼二少循環(huán)了4倍，并且也少乘2了4倍，理論上代碼一比代碼二快4倍左右才合理

但在我的服務器上運行的結果是代碼一平均花費90毫秒，代碼二平均花費93毫秒，性能幾乎是差不多的，讀者可以自行思考一下原因，再點擊下方空白處查看解析

點擊下方空白區(qū)域查看解析

▼

解析

這里最主要的原因還是Cache Line，雖然代碼一需要執(zhí)行的指令確實比代碼二要少4倍，但由于CPU一次會把連續(xù)的64個字節(jié)都讀入緩存，而讀寫緩存的速度又特別快(還記得嗎?L1的讀取速度只有約4個時鐘周期，是內存的50倍)，以至于我們很難察覺到這4倍指令的差距

示例二

假設我們需要遍歷一個二維數組，考慮下面這兩種遍歷方法：

由于數組長度是一模一樣的，直覺上我們期望的是兩份代碼運行時間相差無幾。但在我的服務器上代碼一運行需要23毫秒，代碼二運行需要51毫秒，讀者可以自行思考一下原因，再點擊下方空白處查看解析

點擊下方空白區(qū)域查看解析

▼

解析

這里最主要的原因依然是Cache Line，由于C語言中二維數組的內存是連續(xù)的，所以我們按行訪問的時候訪問的一直都是連續(xù)的內存，而Cache Line也是連續(xù)的64個字節(jié)，所以按行訪問對Cache Line更友好，更容易命中緩存

而按列訪問的話每次訪問的內存不是連續(xù)的，每次的跨度都是256__sizeof(int)也就是1KB，更容易出現緩存Miss

示例三

假設我們有一個數組，我們希望計算所有大于100的元素的和，考慮下面兩份代碼

其中代碼一是隨機生成了個長度為1000W的數組，然后統計大于100的所有數字的和;代碼二也是隨機生成了個長度為1000W的數組，但是是先排完序，再統計大于100的所有數字的和。并且可以看到，兩份代碼都是只計算了統計sum的那段代碼的消耗時間，所以兩份代碼都不考慮隨機生成數組和排序花費的時間

理論上來講兩份代碼花費時間應當是相差無幾的，但實際上在我的機器上跑出來第一份代碼輸出的是46毫秒，第二份代碼輸出的是23毫秒

讀者可以自行思考一下原因，再點擊下方空白處查看解析，提示：第二份代碼中在統計sum之前數組是有序的

電腦CPU如何選購?臺式機CPU知識掃盲和選購建議

CPU有幾個重要的參數：架構、主頻、核心、線程、緩存、接口。

架構：

有句老話叫“拋開架構看核心主頻都是耍流氓”，那什么是架構?假如我們把架構想象成交通工具，那么老的架構就是火車，而新的架構就是高鐵，所以架構的提升直接影響CPU的性能。這也就是為什么老式的CPU雖然也有超高的主頻但性能還是被現在的i3碾壓的原因了。

電腦CPU如何選購?臺式機CPU知識掃盲和選購建議

主頻：

我們常在CPU的信息里看到 某某CPU主頻3.6GHz，這里的主頻其實是CPU內核工作的時鐘頻率，并不直接等于CPU的運算速度，但是高的主頻對于CPU的運算速度卻至關重要。

核心：

核心又稱內核，是CPU用來完成所有計算、接受/存儲命令、處理數據等任務的裝置。我們可以簡單的把核心理解為人的手，單核就是一只手、雙核就是兩只手、四核就是四只手。

核心數并不是越多越好的，要看使用場景，比如在打字的時候，兩只手就比一只手效率高，但是在操作鼠標的時候，使用兩只手只會起到適得其反的效果。至于什么場景需要使用多少核心的CPU在下面會講到。

電腦CPU如何選購?臺式機CPU知識掃盲和選購建議

線程：

我們通常會看到“四核四線程” 和“四核八線程”這兩種說法，我們可以簡單的把工廠里的流水線比作線程，把工人比作核心，早先由于工人工作技能不高，一個工人只能處理一條流水線的任務，我們可以把這個稱為單核單線程，但是后來工人技術熟練了，覺得操作一條流水線很無聊，不能體現自己的價值，于是就給又分配一條流水線，讓這個工人同時處理兩條流水線的任務，我們可以把這個稱為“單核雙線程”。

緩存：

緩存也是CPU里的一項非常重要的參數，由于CPU的運算速度比內存條的讀寫速度要快很多，這會讓CPU花費很長的時間等待數據的到來或是把數據寫入內存條，這個時候CPU內的高速緩存可以作為臨時的存儲介質來緩解CPU的運算速度與內存讀寫速度不匹配的矛盾，所以緩存越大越好。

電腦CPU如何選購?臺式機CPU知識掃盲和選購建議

接口：

CPU需要通過接口安裝在主板上才能工作，而目前CPU的接口都是針腳式接口，AMD和英特爾的CPU在接口上就有很大的差別，所以需要使用適配接口的主板才能正常工作。目前英特爾主流的接口類型為LGA-1151接口(6、7、8代i3 i5 i7都是這種接口);AMD平臺主流的接口類型有AM4接口(銳龍系列)和FM2+接口(速龍系列、APU系列)。

PS:英特爾最新的酷睿8代CPU雖然也是LGA-1151接口，但不適配老式的LGA-1151接口主板的平臺，需要另購主板

說完了這些重要的參數，相信你也對CPU有了一個大概的了解，我們再談談不同場景對CPU的選擇。

計算機系統基礎：CPU相關知識筆記

1、什么是CPU

計算機的基本硬件系統由運算器、控制器、存儲器、輸入設備、輸出設備5大部件組成。

運算器和控制器等部件被集成在一起稱為中央處理單元(Central Processing Unit,CPU).CPU

是硬件系統的核心。

2、CPU的用途

CPU主要負責獲取程序指令、對指令進行譯碼并加以執(zhí)行。

CPU的功能如下：

3、CPU的組成

CPU主要由運算器、控制器、寄存器和內部總線等部件組成。

3.1 運算器

運算器包括算術邏輯單元(ALU)、累加器、緩沖寄存器、狀態(tài)條件寄存器等。它的主要工作是完成所規(guī)定的的各種算術和邏輯運算。

算術邏輯單元(ALU)：ALU的重要組成部件，負責處理數據，實現算術和邏輯運算。

累加器(AC)：當執(zhí)行算術或邏輯運算時，為ALU提供一個工作區(qū)。

數據緩沖器(DR)：作為CPU和內存、外部設備之間數據傳送的中轉站、操作速度的緩沖;

在單累加器結構的運算器中，DR還可以作為操作數寄存器。

狀態(tài)寄存器(PSW)：保存算術指令和邏輯指令運行或測試的結果建立的的各種條件碼內容，分為狀態(tài)標志和控制標志。

3.2 控制器

用于控制這個CPU的工作，不僅要保證程序的正確執(zhí)行，還要能處理異常事件。

控制器主要包括指令控制邏輯、時序控制邏輯、總線控制邏輯、中斷控制邏輯。

3.2.1 指令控制

指令寄存器(IR)：當執(zhí)行一條指令時，需要先把它從內存存儲器取到緩沖寄存器中，再送入IR中暫存，指令譯碼器會根據IR的內容產生各種微操作命令，控制其他部件協調工作，完成指令的功能。

程序計數器(PC)：PC具有寄存和計數兩種功能。又稱為指令計數器。

地址寄存器(AR)：用來保存當前CPU所訪問的內存單元地址。

指令譯碼器(ID)：包含指令操作碼和地址碼兩部分，為了能執(zhí)行任何給定的指令必須對操作碼進行分析，以便識別要進行的操作。

3.2.2 時序控制

時序控制要為每條指令按時間順序提供應有的控制信號。

3.2.3 總線控制

為多個功能部件提供服務的信息通路的控制電路。

3.2.4 中斷控制

用于控制各種中斷請求，并根據優(yōu)先級排隊，逐個交給CPU處理。

3.3 寄存器組

分為專用寄存器、通用寄存器。運算器和控制器中的寄存器是專用寄存器，作用是固定的。

通用寄存器用途廣泛由程序員規(guī)定其用途。

4、什么是多核CPU

內核：CPU的核心稱為內核，是CPU的最重要組成部分。CPU的所有計算、接收/存儲命令、處理數據都是由核心執(zhí)行。

多核：在一個單芯片上集成兩個或者更多個處理器內核，并且每個內核都有自己的邏輯單元、控制單元、中端處理器、運算單元、一級Cache、二級Cache共享或獨有。

多核CPU優(yōu)點：可滿足用戶同時進行多任務處理等要求。

CPU基礎知識大全詳解相關文章：

★ CPU的基礎知識大全有哪些

★ CPU基礎知識拓展大全

★ 電腦主板應用知識大全