總線(xiàn)是什么

　　相信大家都聽(tīng)說(shuō)過(guò)硬件這個(gè)詞，那么大家知道硬件具體分為哪幾種呢?別急，學(xué)習(xí)啦小編在這里給大家介紹硬件之一——總線(xiàn)，讓大家來(lái)了解下吧。

　　總線(xiàn)分類(lèi)

　　總線(xiàn)是構(gòu)成計(jì)機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連接的總線(xiàn)。

　　一個(gè)單處理器系統(tǒng)中的總線(xiàn)，大致分為三類(lèi)：

　　(1)內(nèi)部總線(xiàn)：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線(xiàn)。

　　(2)系統(tǒng)總線(xiàn)：CPU同計(jì)算

　　(3)I/O總線(xiàn)：中、低速I(mǎi)/O算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。

　　設(shè)備之間互相連接的總線(xiàn)。

　　1.總線(xiàn)的特性

　　物理特性：指總線(xiàn)的物理連接方式，包括總線(xiàn)的根數(shù)，總線(xiàn)的插頭、插座的形狀，引腳線(xiàn)的排列方式等。

　　功能特性：描述總線(xiàn)中每一根線(xiàn)的功能。

　　電氣特性：定義每一根線(xiàn)上信號(hào)的傳遞方向及有效電平范圍。送入CPU的信號(hào)叫輸入信號(hào)(IN)，從CPU發(fā)出的信號(hào)叫輸出信號(hào)(OUT)。

　　時(shí)間特性：定義了每根線(xiàn)在什么時(shí)間有效。規(guī)定了總線(xiàn)上各信號(hào)有效的時(shí)序關(guān)系，CPU才能正確無(wú)誤地使用。

　　2.總線(xiàn)的標(biāo)準(zhǔn)化

　　相同的指令系統(tǒng)，相同的功能，不同廠(chǎng)家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的，但各廠(chǎng)家生產(chǎn)的相同功能部件卻可以互換使用，其原因在于它們都遵守了相同的系統(tǒng)總線(xiàn)的要求，這就是系統(tǒng)總線(xiàn)的標(biāo)準(zhǔn)化問(wèn)題。

　　連接方式

　　1.單總線(xiàn)結(jié)構(gòu)

　　在許多單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線(xiàn)來(lái)連接CPU、主存和I/O設(shè)備，叫做單總線(xiàn)結(jié)構(gòu)。

　　一般臺(tái)式機(jī)的組件此時(shí)要求連接到總線(xiàn)上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線(xiàn)時(shí)能迅速獲得總線(xiàn)控制權(quán);而當(dāng)不再使用總線(xiàn)時(shí)，能迅速放棄總線(xiàn)控制權(quán)。

　　(1)取指令：當(dāng)CPU取一條指令時(shí)，首先把程序計(jì)數(shù)器PC中的地址同控制信息一起送至總線(xiàn)上。在“取指令”情況下的地址是主存地址，此時(shí)該地址所指定的主存單元的內(nèi)容一定是一條指令，而且將被傳送給CPU。

　　(2)傳送數(shù)據(jù)：取出指令之后，CPU將檢查操作碼。操作碼規(guī)定了對(duì)數(shù)據(jù)要執(zhí)行什么操作，以及數(shù)據(jù)是流進(jìn)CPU還是流出CPU。

　　(3)I/O操作：如果該指令地址字段對(duì)應(yīng)的是外圍設(shè)備地址，則外圍設(shè)備譯碼器予以響應(yīng)，從而在CPU和與該地址相對(duì)應(yīng)的外圍設(shè)備之間發(fā)生數(shù)據(jù)傳送，而數(shù)據(jù)傳送的方向由指令操作碼決定。

　　(4)DMA操作: 某些外圍設(shè)備也可以指定地址。如果一個(gè)由外圍設(shè)備指定的地址對(duì)應(yīng)于一個(gè)主存單元，則主存予以響應(yīng)，于是在主存和外設(shè)間將進(jìn)行直接存儲(chǔ)器傳送(DMA)。

　　(5)單總線(xiàn)結(jié)構(gòu)容易擴(kuò)展成多CPU系統(tǒng)：這只要在系統(tǒng)總線(xiàn)上掛接多個(gè)CPU即可。

　　2.雙總線(xiàn)結(jié)構(gòu)

　　這種結(jié)構(gòu)保持了單總線(xiàn)系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)，但又在CPU和主存之間專(zhuān)門(mén)設(shè)置了一組高速的存儲(chǔ)總線(xiàn)，使CPU可通過(guò)專(zhuān)用總線(xiàn)與存儲(chǔ)器交換信息，并減輕了系統(tǒng)總線(xiàn)的負(fù)擔(dān)，同時(shí)主存仍可通過(guò)系統(tǒng)總線(xiàn)與外設(shè)之間實(shí)現(xiàn)DMA操作，而不必經(jīng)過(guò)CPU。當(dāng)然這種雙總線(xiàn)系統(tǒng)以增加硬件為代價(jià)。

　　內(nèi)部結(jié)構(gòu)

　　早期總線(xiàn)的內(nèi)部結(jié)構(gòu)

　　它實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡(jiǎn)單的總線(xiàn)一般由50—100條線(xiàn)組成，這些線(xiàn)按其功能可分為三類(lèi)：地址線(xiàn)、數(shù)據(jù)線(xiàn)和控制線(xiàn)。

　　計(jì)算機(jī)總線(xiàn)結(jié)構(gòu)簡(jiǎn)單總線(xiàn)結(jié)構(gòu)的不足之處在于：

　　第一　CPU是總線(xiàn)上的唯一主控者。

　　第二　總線(xiàn)信號(hào)是CPU引腳信號(hào)的延伸，故總線(xiàn)結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。

　　當(dāng)代流行的總線(xiàn)內(nèi)部結(jié)構(gòu)它是一些標(biāo)準(zhǔn)總線(xiàn)，追求與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)，并滿(mǎn)足包括多個(gè)CPU在內(nèi)的主控者環(huán)境需求。

　　在當(dāng)代總線(xiàn)結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線(xiàn)相連。系統(tǒng)中允許有多個(gè)這樣的處理器模塊。而總線(xiàn)控制器完成幾個(gè)總線(xiàn)請(qǐng)求者之間的協(xié)調(diào)與仲裁。

　　整個(gè)總線(xiàn)分成如下四部分：

　　1.數(shù)據(jù)傳送總線(xiàn)：由地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)組成。

　　2.仲裁總線(xiàn)：包括總線(xiàn)請(qǐng)求線(xiàn)和總線(xiàn)授權(quán)線(xiàn)。

　　3.中斷和同步總線(xiàn)：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線(xiàn)和中斷認(rèn)可線(xiàn)。

　　4.公用線(xiàn)：包括時(shí)鐘信號(hào)線(xiàn)、電源線(xiàn)、地線(xiàn)、系統(tǒng)復(fù)位線(xiàn)以及加電或斷電的時(shí)序信號(hào)線(xiàn)等。