09年中興硬件筆試題
很多人都想進中興,但是必須通過嚴格的面試,下面是學習啦小編收集整理關于09中興硬件筆試的資料以供大家參考學習,希望大家喜歡。
09中興硬件筆試題
單選題:
1、 SDH相關,光纖的歸一效率V的范圍
2、 總線周期包含3個時鐘周期,每個總線周期可以傳輸32位數(shù)據(jù),時鐘頻率為33Mbps,求總線帶寬
3、 諧振功率放大器的集電極Vcc從0增大,功率放大器的狀態(tài)變化(過壓,臨界,欠壓 排序)
多選題:
1、 要想從抽樣信號中恢復出原有信號,應滿足哪些條件?
2、 verilog中function和task的區(qū)別
3、 cache的刷新方式?
4、 MOS管與雙極管相比,有何優(yōu)點
5、常用封裝形式
6、VHDL中的關鍵字bus use now loop
7、網(wǎng)絡協(xié)議包含哪些層,考的應該是ip協(xié)議在哪層?如何應用?
8、Fpga的組成
9、mp3的數(shù)據(jù)格式
10、N型半導體摻的雜質(zhì) p 、b、sn
判斷題:
1、 廣域網(wǎng)T1,T3標準,T1可以提供1.544Mbps的帶寬 ,T3可以提供45Mbps的帶寬
2、兩條平行線的差模、共模定義
3、verilog所有語句都能被綜合嗎?
問答題:
1.單片機的最小系統(tǒng)需要哪些東西
2.oc門電路和od門電路中的oc,od指的是什么
3.為什么cpu的ram越大dsp的效率越高
4.fpga系統(tǒng)的設計流程
大題:
一、兩個8051,分別為A、B,實現(xiàn)A并行采集開關信號,A到B串行通信(2模式),B并行輸出控制發(fā)光led,畫出其框圖。
二、用verilog編寫2分頻電路
09年中興硬件筆試題相關文章: