最多核的cpu
最多核的cpu
大家知道現(xiàn)在cpu最多有多少核嗎?不知道的話跟著學(xué)習(xí)啦小編一起來(lái)了解一下最多核的cpu吧。
最多核的cpu介紹
【IT168 服務(wù)器頻道】早在2009年，在Istanbul剛發(fā)布不久的時(shí)候，AMD就在美國(guó)斯坦福大學(xué)舉辦的Hot Chip 21上發(fā)布了再下一代服務(wù)器平臺(tái)的情況，這就是預(yù)計(jì)在2010年發(fā)布的12核心處理器：Magny-Cours，馬尼庫(kù)爾，這是首款具備了12個(gè)核心的x86處理器。直到今天為止，Intel的Nehalem處理器才步入8核心。
2010年3月30日：12核心即將到來(lái)
Magny-Cours：多種改進(jìn)
Magny-Cours：45nm SOI、十二核心、4x 6.4GT/s總線、4x DDR3 1333內(nèi)存
本質(zhì)上來(lái)說(shuō)，Magny-Cours其實(shí)是其上一代Istanbul的改進(jìn)版本，采用的處理器微架構(gòu)并沒(méi)有大幅度的變化。AMD下一代的處理器微架構(gòu)大約會(huì)在2011年登場(chǎng)，叫做Bulldozer(推土機(jī))。那么，Magny-Cours是如何從Istanbul的六核心一躍達(dá)到十二個(gè)核心呢?
*關(guān)于Magny-Cours，我們已經(jīng)有了不少資料，因此這里就說(shuō)一些之前沒(méi)說(shuō)過(guò)或者說(shuō)的不夠清楚的地方
和Istanbul一樣，Magny-Cours仍然是基于45nm SOI工藝，實(shí)際上，它就是將兩個(gè)Istanbul封裝在了一起，并做了一些改進(jìn)，這個(gè)工藝就是業(yè)界常見(jiàn)得MCM(Multi Chip Module，多芯片模塊)封裝。
比原來(lái)顯得更細(xì)長(zhǎng)了，接口也從老的Socket F 1207變更為G34
Magny-Cours晶圓圖
核心 方面也必須做出改變，為了核心能直接連接，要額外多設(shè)計(jì)些HT總線才成，因此，每一個(gè)Magny-Cours核心的HT總線從Istanbul的3條增加到了4條：
HT0、HT1、HT2、HT3，一共四條
整個(gè)12核心CPU對(duì)外的HT總線條數(shù)也是4條，不過(guò)，和人們通常想的不太一樣，Magny-Cours并不是使用了兩個(gè)HT總線進(jìn)行內(nèi)部互聯(lián)，它使用了1.5條HT總線。具體如下面兩幅圖所示：
內(nèi)部架構(gòu)圖一(應(yīng)該很接近或者就是真實(shí)情況)
官方給出的內(nèi)部架構(gòu)圖(可見(jiàn)，P0是上一個(gè)圖的Die 1，P1是上一個(gè)圖的Die 0，剛好反過(guò)來(lái))
筆者整理如下：
P0：5個(gè)HT鏈接，一個(gè)外部的x16 cHT和一個(gè)x8 cHT，還有一個(gè)x16棄而不用(NC：No Connection)，一個(gè)內(nèi)部的x16 cHT和一個(gè)x8 cHT連接到P1
P1：5個(gè)HT鏈接，和P0一樣，只是P0棄而不用的x16 cHT現(xiàn)在引出
整個(gè)處理器內(nèi)部：2個(gè)HT鏈接，其中一個(gè)x16 cHT鏈接，一個(gè)x8 cHT鏈接
整個(gè)處理器外部：5個(gè)HT鏈接，其中三個(gè)x16的全鏈接，一個(gè)由P0提供，兩個(gè)由P1提供;最后是兩個(gè)x8的半鏈接，每個(gè)核心模塊提供一個(gè)
這樣組裝起來(lái)的話，Magny-Cours倒是提供了4個(gè)x16的cHT總線鏈接，不過(guò)其中一個(gè)是由兩個(gè)核心模塊提供的x8拼起來(lái)的。這就帶來(lái)了疑問(wèn)——cHT是什么?請(qǐng)看下一頁(yè)。
盡管在桌面市場(chǎng)上，HT 2.0、HT 3.0已經(jīng)得到了廣泛的應(yīng)用，但是在服務(wù)器平臺(tái)上，AMD為了延續(xù)Socket F(1207)平臺(tái)以保護(hù)客戶(hù)利益，因而沒(méi)有做大規(guī)模升級(jí)。而隨著馬尼庫(kù)爾的到來(lái)，AMD G34平臺(tái)正式采用了新的HT總線，各種版本的HT總線性能對(duì)比如下所示，目前最新的版本是3.1：
HT總線之路
歷代HT總線對(duì)比;Istanbul支持HT 3.0，但是由于平臺(tái)的緣故通常達(dá)不到
HT 3.1將時(shí)鐘頻率提升到了3.2GHz，而服務(wù)器平臺(tái)之前的只有800MHz，帶寬從12.8GB/s提升到了51.2GB/s，提升幅度達(dá)到了300%，跨度非常之大，預(yù)計(jì)對(duì)多路服務(wù)器性能的具有很大的正面作用。作為對(duì)比，競(jìng)爭(zhēng)對(duì)手的單個(gè)QPI目前提供的是25.6GB/s的總帶寬。除了巨大的帶寬之外，HT 3.1還提供了一個(gè)Link Spliting(un-gangling)的技術(shù)，筆者將其翻譯為鏈路分割(拆分)模式，它意味著每一個(gè)HT鏈接可以分割為兩個(gè)半鏈接，只擁有一般的帶寬但是具有完整的連接作用。HT 1.x和HT 2.x都沒(méi)有這個(gè)功能。
HT鏈路分割技術(shù)可以用于構(gòu)建大規(guī)模的的SMP系統(tǒng)
通過(guò)HT鏈路分割技術(shù)，Magny-Cours不僅實(shí)現(xiàn)了內(nèi)部通過(guò)1.5個(gè)全鏈接互聯(lián)的結(jié)構(gòu)，還可以將4個(gè)外部全鏈接分割為8個(gè)半鏈接，從而形成一個(gè)8路96核心、包含8個(gè)I/O芯片的大型SMP系統(tǒng)，如上圖所示。HT 3.1還提供了熱插拔、AC/DC自動(dòng)操作轉(zhuǎn)換、動(dòng)態(tài)鏈路時(shí)鐘/位寬調(diào)整、DirectPackets數(shù)據(jù)流、PCI Express映射等增強(qiáng)功能，總的來(lái)說(shuō)，進(jìn)步非常大。
2路與4路Magny-Cours系統(tǒng)
4路Magny-Cours系統(tǒng)
最后，每一個(gè)Magny-Cours處理器可以支持達(dá)4通道的DDR3 1333內(nèi)存，比起上一代的Istanbul(雙通道800)也是一個(gè)不小的飛躍。
MCM多核心和HT 3.1總線是Magny-Cours的最大特點(diǎn)(內(nèi)存系統(tǒng)從DDR2升級(jí)到DDR3也算一個(gè))，此外，Magny-Cours搭載的HT Assist技術(shù)也是一個(gè)比較重要的技術(shù)之一，這個(gè)技術(shù)在Istanbul上已經(jīng)出現(xiàn)，但是它對(duì)于核心更多的Magny-Cours來(lái)顯得更為重要。
Cache Coherence，緩存一致性;Cache Coherence NUMA(ccNUMA)是目前多路處理器系統(tǒng)的主流架構(gòu)
HT Assist就是Probe Filter，作用是用來(lái)提升多路處理器系統(tǒng)維持緩存一致性的效率，在前面我們提到的cHT，就是指緩存一致性的HT總線系統(tǒng)。HT Assist是用一個(gè)Probe Filter部件來(lái)偵測(cè)、緩存并加速HT總線上的緩存一致性操作：
HT Assist技術(shù)就是增加的Probe Filter部件
HT Assist實(shí)際上借用了L3緩存的一部分。在關(guān)閉HT Assist時(shí)，每個(gè)Magny-Cours可以獲得12MB的L3緩存容量，而打開(kāi)HT Assist之后，將會(huì)只剩下10MB的L3，以及2MB的HT Assist緩存容量，每個(gè)Die分別有5MB的L3和1MB的HT Assist緩存。
HT Assist工作原理
通過(guò)偵測(cè)本地緩存線上的操作，避免了原有情況下，一個(gè)CPU需要獲得遠(yuǎn)端緩存頁(yè)面需要進(jìn)行廣播并導(dǎo)致多個(gè)核心中斷并響應(yīng)的情況。在HT Assist下，只需要很少的操作就可以完成，并且不會(huì)打擾無(wú)關(guān)的處理器，節(jié)約了總線帶寬。
1MB的HT Assist緩存可以覆蓋16MB的L3緩存
最多核的cpu相關(guān)文章：
2.cpu最大多少核
4.核心最多的cpu