CPU從存儲(chǔ)器或高速緩沖存儲(chǔ)器中取出指令，放入指令寄存器，并對(duì)指令譯碼。它把指令分解成一系列的微操作，然后發(fā)出各種控制命令，執(zhí)行微操作系列，從而完成一條指令的執(zhí)行。指令是計(jì)算機(jī)規(guī)定執(zhí)行操作的類型和操作數(shù)的基本命令。指令是由一個(gè)字節(jié)或者多個(gè)字節(jié)組成，其中包括操作碼字段、一個(gè)或多個(gè)有關(guān)操作數(shù)地址的字段以及一些表征機(jī)器狀態(tài)的狀態(tài)字以及特征碼。有的指令中也直接包含操作數(shù)本身。

　　提取

　　第一階段，提取，從存儲(chǔ)器或高速緩沖存儲(chǔ)器中檢索指令(為數(shù)值或一系列數(shù)值)。由程序計(jì)數(shù)器(Program Counter)指定存儲(chǔ)器的位置，程序計(jì)數(shù)器保存供識(shí)別目前程序位置的數(shù)值。換言之，程序計(jì)數(shù)器記錄了CPU在目前程序里的蹤跡。提取指令之后，程序計(jì)數(shù)器根據(jù)指令長(zhǎng)度增加存儲(chǔ)器單元。指令的提取必須常常從相對(duì)較慢的存儲(chǔ)器尋找，因此導(dǎo)致CPU等候指令的送入。這個(gè)問(wèn)題主要被論及在現(xiàn)代處理器的快取和管線化架構(gòu)。

　　解碼

　　CPU根據(jù)存儲(chǔ)器提取到的指令來(lái)決定其執(zhí)行行為。在解碼階段，指令被拆解為有意義的片斷。根據(jù)CPU的指令集架構(gòu)(ISA)定義將數(shù)值解譯為指令。一部分的指令數(shù)值為運(yùn)算碼(Opcode)，其指示要進(jìn)行哪些運(yùn)算。其它的數(shù)值通常供給指令必要的信息，諸如一個(gè)加法(Addition)運(yùn)算的運(yùn)算目標(biāo)。這樣的運(yùn)算目標(biāo)也許提供一個(gè)常數(shù)值(即立即值)，或是一個(gè)空間的定址值：暫存器或存儲(chǔ)器位址，以定址模式?jīng)Q定。在舊的設(shè)計(jì)中，CPU里的指令解碼部分是無(wú)法改變的硬件設(shè)備。不過(guò)在眾多抽象且復(fù)雜的CPU和指令集架構(gòu)中，一個(gè)微程序時(shí)常用來(lái)幫助轉(zhuǎn)換指令為各種形態(tài)的訊號(hào)。這些微程序在已成品的CPU中往往可以重寫(xiě)，方便變更解碼指令。

　　執(zhí)行

　　在提取和解碼階段之后，接著進(jìn)入執(zhí)行階段。該階段中，連接到各種能夠進(jìn)行所需運(yùn)算的CPU部件。例如，要求一個(gè)加法運(yùn)算，算數(shù)邏輯單元(ALU，Arithmetic Logic Unit)將會(huì)連接到一組輸入和一組輸出。輸入提供了要相加的數(shù)值，而輸出將含有總和的結(jié)果。ALU內(nèi)含電路系統(tǒng)，易于輸出端完成簡(jiǎn)單的普通運(yùn)算和邏輯運(yùn)算(比如加法和位元運(yùn)算)。如果加法運(yùn)算產(chǎn)生一個(gè)對(duì)該CPU處理而言過(guò)大的結(jié)果，在標(biāo)志暫存器里，運(yùn)算溢出(Arithmetic Overflow)標(biāo)志可能會(huì)被設(shè)置。

　　寫(xiě)回

　　最終階段，寫(xiě)回，以一定格式將執(zhí)行階段的結(jié)果簡(jiǎn)單的寫(xiě)回。運(yùn)算結(jié)果經(jīng)常被寫(xiě)進(jìn)CPU內(nèi)部的暫存器，以供隨后指令快速存取。在其它案例中，運(yùn)算結(jié)果可能寫(xiě)進(jìn)速度較慢，但容量較大且較便宜的主記憶體中。某些類型的指令會(huì)操作程序計(jì)數(shù)器，而不直接產(chǎn)生結(jié)果。這些一般稱作“跳轉(zhuǎn)”(Jumps)，并在程式中帶來(lái)循環(huán)行為、條件性執(zhí)行(透過(guò)條件跳轉(zhuǎn))和函式。許多指令也會(huì)改變標(biāo)志暫存器的狀態(tài)位元。這些標(biāo)志可用來(lái)影響程式行為，緣由于它們時(shí)常顯出各種運(yùn)算結(jié)果。例如，以一個(gè)“比較”指令判斷兩個(gè)值的大小，根據(jù)比較結(jié)果在標(biāo)志暫存器上設(shè)置一個(gè)數(shù)值。這個(gè)標(biāo)志可藉由隨后的跳轉(zhuǎn)指令來(lái)決定程式動(dòng)向。在執(zhí)行指令并寫(xiě)回結(jié)果之后，程序計(jì)數(shù)器的值會(huì)遞增，反覆整個(gè)過(guò)程，下一個(gè)指令周期正常的提取下一個(gè)順序指令。如果完成的是跳轉(zhuǎn)指令，程序計(jì)數(shù)器將會(huì)修改成跳轉(zhuǎn)到的指令位址，且程序繼續(xù)正常執(zhí)行。許多復(fù)雜的CPU可以一次提取多個(gè)指令、解碼，并且同時(shí)執(zhí)行。這個(gè)部分一般涉及“經(jīng)典RISC管線”，那些實(shí)際上是在眾多使用簡(jiǎn)單CPU的電子裝置中快速普及(常稱為微控制(Microcontrollers))。

　　基本結(jié)構(gòu)

　　CPU包括運(yùn)算邏輯部件、寄存器部件和控制部件等。

　　運(yùn)算邏輯部件

　　運(yùn)算邏輯部件，可以執(zhí)行定點(diǎn)或浮點(diǎn)的算術(shù)運(yùn)算操作、移位操作以及邏輯操作，也可執(zhí)行地址的運(yùn)算和轉(zhuǎn)換。

　　寄存器部件

　　寄存器部件，包括通用寄存器、專用寄存器和控制寄存器。通用寄存器又可分定點(diǎn)數(shù)和浮點(diǎn)數(shù)兩類，它們用來(lái)保存指令中的寄存器操作數(shù)和操作結(jié)果。通用寄存器是中央處理器的重要組成部分，大多數(shù)指令都要訪問(wèn)到通用寄存器。通用寄存器的寬度決定計(jì)算機(jī)內(nèi)部的數(shù)據(jù)通路寬度，其端口數(shù)目往往可影響內(nèi)部操作的并行性。專用寄存器是為了執(zhí)行一些特殊操作所需用的寄存器?？刂萍拇嫫魍ǔＳ脕?lái)指示機(jī)器執(zhí)行的狀態(tài)，或者保持某些指針，有處理狀態(tài)寄存器、地址轉(zhuǎn)換目錄的基地址寄存器、特權(quán)狀態(tài)寄存器、條件碼寄存器、處理異常事故寄存器以及檢錯(cuò)寄存器等。有的時(shí)候，中央處理器中還有一些緩存，用來(lái)暫時(shí)存放一些數(shù)據(jù)指令，緩存越大，說(shuō)明CPU的運(yùn)算速度越快，目前市場(chǎng)上的中高端中央處理器都有2M左右的二級(jí)緩存，高端中央處理器有4M左右的二級(jí)緩存。