特黄特色三级在线观看免费,看黄色片子免费,色综合久,欧美在线视频看看,高潮胡言乱语对白刺激国产,伊人网成人,中文字幕亚洲一碰就硬老熟妇

學(xué)習(xí)啦 > 學(xué)習(xí)電腦 > 網(wǎng)絡(luò)知識 > 網(wǎng)絡(luò)技術(shù) > 布局傳輸延遲該怎么計算的

布局傳輸延遲該怎么計算的

時間: 曉斌668 分享

布局傳輸延遲該怎么計算的

  這篇文章主要為大家介紹了在綜合布線時,我們怎么去計算布局傳輸延遲,下面學(xué)習(xí)啦小編介紹了PCB中布線的傳播延時公式和計算方法,歡迎大家前來閱讀!

  傳播延時(tPD)是信號從一個點傳播到另一個點所需要的時間。傳輸線傳播延時是材料相對介電常數(shù)的函數(shù)。

  微帶布局傳播延時

  您可以使用公式 5 來計算微帶線布局傳播延時。

  公式 5:

  帶狀線布局傳播延時

  您可以使用公式 6 來計算帶狀線布局傳播延時。

  公式 6:

  圖1 顯示了微帶線和帶狀線傳播延時與相對介電常數(shù)的關(guān)系。隨著 εr 的增大,傳播延時(tPD)也在增大。

  圖1.微帶線和帶狀線傳播延時和相對介電常數(shù)的關(guān)系

  F=0.5/Tr

  Tr是信號的上升時間,一般指信號從10%上升到90%或從20%上升到80%的時間,是否高頻電路取決于信號上升/下降沿,而不是時鐘頻率。

  F2=1/(Tr×π)> 100M 或者 系統(tǒng)時鐘>50M 或者 采用了上升/下降時間小于5ns的器件或者是數(shù)?;旌想娐?都應(yīng)按高頻電路設(shè)計。

  另外還有一個以前別人問沒答對的:

  PCB板每單位英寸走線帶來的延時Tpd可按0.167ns估算,即約15.2cm帶來1ns延時。Tr > 4 Tpd才能保證信號落在安全區(qū)。

  和文檔給出這個數(shù)據(jù)時沒有討論分布參數(shù),介質(zhì)及其它任何參數(shù),是有問題。這個只限于以后面試或筆試時的回答參考,另外水母精華區(qū)也有“30cm帶來2ns時延”的說法。

  PS:抄一個估算的方法做參考,大家討論一下正確性:

  微帶線線寬10mil,覆銅厚度1mil,板間距30mil,介質(zhì)ε取5(FR4好像是4.5左右吧)

  Tpd=1.017×Power((0.456×ε+0.67),0.5) ns/ft

  =1.747 ns/ft

  我忽然發(fā)現(xiàn)原來大家實際上就是在計算微帶線相關(guān)的一些參數(shù)

  兩個常被參考的特性阻抗公式:

  a.微帶線(microstrip)

  Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中,W為線寬,T為走線的銅皮厚度,H為走線到參考平面的距離,Er是PCB板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應(yīng)用。

  b.帶狀線(stripline)

  Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中,H為兩參考平面的距離,并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應(yīng)用。

  通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ,而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量(比如說1/3),就稱為高速電路。

  實際上,信號邊沿的諧波頻率比信號本身的頻率高,是信號快速變化的上升沿與下降沿(或稱信號的跳變)引發(fā)了信號傳輸?shù)姆穷A(yù)期結(jié)果。因此,通常約定如果線傳播延時大于1/2數(shù)字信號驅(qū)動端的上升時間,則認(rèn)為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng)。

  信號的傳遞發(fā)生在信號狀態(tài)改變的瞬間,如上升或下降時間。信號從驅(qū)動端到接收端經(jīng)過一段固定的時間,如果傳輸時間小于1/2的上升或下降時間,那么來自接收端的反射信號將在信號改變狀態(tài)之前到達(dá)驅(qū)動端。反之,反射信號將在信號改變狀態(tài)之后到達(dá)驅(qū)動端。如果反射信號很強,疊加的波形就有可能會改變邏輯狀態(tài)。

  上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件,但是如何得知線延時是否大于1/2驅(qū)動端的信號上升時間? 一般地,信號上升時間的典型值可通過器件手冊給出,而信號的傳播時間在PCB設(shè)計中由實際布線長度決定。

  PCB 板上每單位英寸的延時為 0.167ns.。但是,如果過孔多,器件管腳多,網(wǎng)線上設(shè)置的約束多,延時將增大。通常高速邏輯器件的信號上升時間大約為0.2ns。如果板上有GaAs芯片,則最大布線長度為7.62mm。 設(shè)Tr 為信號上升時間, Tpd 為信號線傳播延時。如果Tr≥4Tpd,信號落在安全區(qū)域。如果2Tpd≥Tr≥4Tpd,信號落在不確定區(qū)域。如果Tr≤2Tpd,信號落在問題區(qū)域。對于落在不確定區(qū)域及問題區(qū)域的信號,應(yīng)該使用高速布線方法。

  總結(jié)

  試驗者計算了布線的要求和等長的計算,大概可以得到線長的差距誤差為600mil以內(nèi)。2410的Tr=0.2ns [1/500MHz] Tpd = 1/4*Tr = 0.05ns 允許的信號線差異為: 0.05ns/(0.167ns/英寸) = 0.2994英寸 = 299.4mil = 7.5mm。

431612